Method for manufacturing a silicon layer having increased surface area

RECEIVED

GROUP 1700

Patent Number: US5232876

Publication date: 1993-08-03

Inventor(s): KIM JAE K (KR); KO CHUL G (KR)

Applicant(s): HYUNDAI ELECTRONICS IND

(KR)

Requested Patent: JP4288871

Application

Number: US19910781992 19911023 Priority Number(s): KR19900017094 19901025

IPC Classification: H01L21/469

EC Classification: H01L21/02B3C2B

Equivalents: JP2648990B2, KR9304110

Absträct

The invention relates to a process for increasing the surface area of a silicon layer for a charge storage electrode by forming a silicon layer having a highly granulated surface and which comprises depositing an alloy layer comprising an A-material 2X and a B-material 2Y on a first insulating layer 1 which is deposited on a substrate. The depositing of the alloy layer takes place at a predetermined temperature to form a plurality of B-material 2Y precipitations on the insulating layer 1 and an A-material 2X layer on the plurality of B-material 2Y precipitations and on a plurality of first insulating layer surfaces not covered by the plurality of B-material 2Y precipitations. The resulting structure is then cooled, preferably to room temperature. The solubility of the B-material 2Y, which may be considered as the solute; is extremely limited in the A-material 2X, which may be considered as the solvent. The A-material 2X is selectively removed from the plurality of first insulating layer surfaces. and from the plurality of B-material 2Y precipitations deposited on the insulating layer 1 to expose the plurality of first insulating layer surfaces and the plurality of B-material 2Y precipitations deposited on the first insulating layer to define a highly granulated surface. A silicon layer 3 for charge storage electrode is deposited on the resulting surface comprising the highly granulated surface thereby forming a highly granulated silicon surface to provide, in use, a conducting layer for charge storage electrode whereby the capacitance of the capacitor for a semiconductor device is increased per unit area.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平4-288871

(43)公開日 平成4年(1992)10月13日


(51) Int.Cl. ⁴ HO1L 27	7108	識別記号	庁内整理番号	F I	技術表示箇所				
27	/04 /44	_	8427-4M 7738-4M 8728-4M	H01L	27/10		3 2 5	ь м	
				:	審査耐求	未請求	胡才	₹項の	数9(全 5 頁)
(21)出願番号		特顯 平3-277652		(71)出願人	591024}}} 現代電子産業株式会社				
(22)出顧日	य	7成3年(1991)10月 ·	24日						TRONICS COMPANY
(31) 優先権主張番号 (32) 優先日 (33) 優先権主張国		1990年10月25日			LIM	ITE	D		马牙 美里山136
			(72) 発明者	金載甲 大韓民国京畿道利川郡夫鉢邑牙美里山148 -1、現代電子社員アパートメント、106 棟、305号					
				(74)代理人	弁理士	深見 夕	大郎	(3) 4	(名)
									最終質に続く


(54) 【発明の名称】 表面積が極大化された電荷保存電極用シリコン層製造方法


(57)【要約】 (修正有)


【目的】高集積半導体メモリ索子の電荷蓄積電極用シリコン層に適用することができる表面積が極大化されたシリコン層製造方法に関する。

【構成】第1 絶縁層1を提供する段階と、前配絶縁層上部に2つ以上の物質2X,2Yからなる合金層を形成する段階と、前記1つの物質2Yだけが前記第1 絶縁層上部に沈毅されて他の物質と区分できるようにする段階と、前記第1 絶縁層の一部1Xを露出させる段階と、前配全体構造の上部にシリコン層3を形成して、それにより単位面積当たりの表面が増大するように凸凹な表面を有するシリコン層3を形成する段階とを含むことを特徴とする。









【特許請求の範囲】

· · · ·

)

【請求項1】 表面積が極大化された電荷保存電極用シ リコン層製造方法であって、第1絶縁層を提供する段階 と、前記絶縁層上部に2つ以上の物質からなる合金層を 形成する段階と、前配1つの物質は溶解され、他の物質 は溶解されないように前配合金層を熱処理し、それによ って前記1つの物質だけが前記第1絶縁層上部に沈毅さ れて他の物質と区分できるようにする段階と、前配第1 絶縁層上部に沈蒙された物質だけが残るように前記他の 物質を除去して、前配第1絶縁層の一部を露出させる段 10 法。 階と、前配全体構造の上部にシリコン層を形成して、そ れにより単位面積当たりの表面積が増大するように凹凸 の表面を有するシリコン層を形成する段階とを含むこと を特徴とする、電荷保存電極用シリコン層製造方法。

【請求項2】 前配合金層は、1つの物質はアルミニウ ムであり、他の物質は前記アルミニウムの含量に対して 1ないし30%程度の含量を添加したシリコンである二 元系A1-S1合金層であることを特徴とする、請求項 1記載の電荷保存電極用シリコン層製造方法。

【請求項3】 前記第1絶縁層上部に沈澱された物質だ 20 けを残して他の物質を除去する段階は、前配物質のエッ チング卒が他の物質のエッチング率より大きいエッチン グ率で前配物質だけをエッチングすることを特徴とす る、膀球項1配載の銀荷保存銀帳用シリコン層製造方

【請求項4】 前記物質だけを除去した全体構造の上部 とシリコン層との間に第2の絶縁層を形成する段階を含 むことを特徴とする、請求項1記載の電荷保存電極用シ リコン層製造方法。

【蘭求項5】 前記合金層は三元系A1-Cu-S1合 30 造方法を提供することである。 金層であることを特徴とする、請求項1記載の電荷保存 電極用シリコン層製造方法。

【請求項6】 表面積が極大化された電荷保存電極用シ リコン層製造方法であって、第1 絶縁層を提供する段階 と、前配絶縁層上部に2つ以上の物質からなる合金層を 形成する段階と、前記1つの物質は溶解され、他の物質 は溶解されないように前配合金層を共通処理し、それに より前記1つの物質だけが前記第1絶縁層上部に沈豫さ れ他の物質と区別されるようにする段階と、前記第1絶 質を除去し、前記第1絶録層の一部を露出させる段階 と、前配館出された第1絶縁層をエッチングして多数の 滑を形成する段階と、前配第1絶縁層上に残っていた沈 数された物質を除去する段階と、前配第1絶縁層および 多数の溝を含む全体構造上部にシリコン層を形成し、そ れによって単位面積当たりの表面積が増大されるように 凹凸の表面を有するシリコン層を形成する段階とを含む ことを特徴とする、電荷保存電極用シリコン層製造方 法。

ムであり、他の物質は上記アルミニウムの含量に対して 1ないし30%程度の含量を添加したシリコンであるニ 元系A1-S1合金層であることを特徴とする、請求項 6 記載の電荷保存電極用シリコン層製造方法。

【請求項8】 前配第1 絶縁層上部に沈澱された物質だ けを残して他の物質を除去する段階は、前記物質のエッ チング率が他の物質のエッチング率より大きいエッチン グ率で前配物質だけをエッチングすることを特徴とす る、請求項6記載の電荷保存電極用シリコン層製造方

【請求項9】 前記合金層は三元系AI-Cu-Si合 金層であることを特徴とする、請求項6配載の電荷保存 電極用シリコン層製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、高集積半導体メモリ 森子の電荷保存電極用シリコン層に適用することができ る表面積が極大化されたシリコン層製造方法に関するも のであり、特に、導電層表面を凸凹に形成して導電層の 表面積を極大化させる電荷蓄積電極用シリコン層製造方 法に関するものである。

【0002】一般的に、半導体メモリ索子の集積度が増 加するに従って単位セルが構成される面積が減少するよ うになる。それで、たとえ上記の面積が小さくなっても キャパシタ容量を一定値以上に保持するため電荷蓄積電 極の表面積を増加させなければならない。

【0003】したがって、本発明の目的は、電荷蓄積電 極の表面積を増加させるため基板表面の形態を凸凹に変 化させ表面積が極大化された電荷蓄積電極シリコン層製

【0004】この発明によれば、表面積が極大化された シリコン層を形成するため、A物質に対してB物質の溶 解度が極めて制限される二元系A-B合金層、または、 A物質およびB物質に対してC物質の溶解度が制限され る三元系A-B-C合金層を利用する。二元系合金層、 たとえば、AI物質に対して溶解度が制限されたSI物 質からなるAI-S1合金層を用いて基板に蒸着して予 め定められた温度で熱処理した後、室温に下げるとS١ 物質がA1物質に対して分離され基板に析出される。ま 縁層上部に沈澱された物質だけが残るように前配他の物 40 た、分離されたA1物質とSi物質の異なるエッチング 選択比を利用してA 1物質をエッチングすると、A 1物 質は除去されエッチングされないSI物質の析出物が凸 凹の粗农面を形成することになる。このような粗农面上 部に、さらに、電荷蓄積電極用導電層のシリコン層を蒸 **着させることにより、結局、シリコン層の表面積を極大** 化させることができる。

【0005】また、上記のような方法で本発明も二元系 A-B合金層だけでなく、三元系合金層、または、それ 以上の合金層でも適用することができる。すなわち、A 【請求項7】 前記合金層は、1 つの物質はアルミニウ 50 物質およびB物質に対して溶解液が制限されたC物質か · · · · · ·

}

らなるA-B-C三元系合金層を選択して基板に蒸着し、予め定められた温度で熟処理をなした後、室温に下げるとC物質だけが基板に折出する。その後、上記物質等のエッチング選択比が異なる点を利用して、分離されたA物質およびB物質をエッチングすると析出されたC物質だけ基板上に残るようになり基板は凸凹の形態となる。したがって、前記基板上部にシリコン層を蒸着すると、結局シリコン基板の表面積を増大させることができる。前記三元系合金層は、たとえば、CuはAI含量の0.5%、SiはAI含量の1%を添加したAI-Cu-Si合金を利用し約450℃程度で熱処理し、AI-Cuをエッチングする溶液はH₃PO。を利用することができる。

【0006】この発明による表面積が極大化された電荷保存電極用シリコン層製造方法によると、第1絶縁層を提供する段階と、前配絶縁層上部に2つ以上の物質からなる合金層を形成する段階と、前配1つの物質は溶解され他の物質は溶解されないように前配合金層を熱処理し、それによって前配1つの物質だけが前配第1絶縁層上部に沈澱されて他の物質と区分する段階と、前配第1絶縁層の一部を開出させる段階と、前配全体構造の上部にシリコン層を形成して、それにより単位面積当たりの表面積が増大するように凹凸な表面を有するシリコン層を形成する段階とを含むことを特徴とする。

【0007】また、この発明による表面積が極大化され た電荷保存電極用シリコン層製造方法の一実施例による と、第1 絶縁層を提供する段階と、前記絶縁層を上部に 2つ以上の物質からなる合金層を形成する段階と、前配 30 1つの物質は溶解され他の物質は溶解されないように前 配合金層を熱処理し、それにより前配1つの物質だけが 前配第1 絶縁層上部に沈澱され他の物質と区分されるよ うにする段階と、前記第1絶縁層上部に沈禄された物質 だけ残るように前配他の物質を除去し、前配第1 絶縁層 の一部を露出させる段階と、前記露出された第1絶縁層 をエッチングして多数の溝を形成する段階と、前記第1 絶縁層上に残っていた沈澱された物質を除去する段階 と、前記第1 絶縁層および多数の溝を含む全体構造上部 にシリコン層を形成し、それによって単位面積当たりの 40 表面積が増大されるように凹凸な表面を有するシリコン 層を形成する段階とを含むことを特徴とする。

【0008】この免明による前配合金層は1つの物質はアルミニウムであり、他の物質は前配アルミニウムの含量に対して1ないし30%程度の含量を添加したシリコンである二元系A1-S1合金層であることを特徴とす

【0009】この発明による前配第1 絶縁層上部に沈毅 された物質だけを残して他の物質を除去する段階は、前 記物質のエッチング率が他の物質のエッチング率より大 50 きいエッチング率で前記物質だけをエッチングすること を特徴とする。

【0010】この発明による前配合金層は三元系A1-Cu-S1合金層を含むことを特徴とする。

【0011】以下に、極付図面を参照して本発明を詳細に説明する。図1(A)ないし図1(D)は、この発明の第1実施例によって表面積が極大化された電荷蓄積電極用導電層のシリコン層を形成する製造段階である。

> 【0013】図1(B)は、前配二元系A-B合金層を の 予め定められた温度で熱処理することで、自体の溶解度 以上のB物質は図示のように第1純緑層上部に折出され てA物質と区分される状態の斯面図である。このとき、 熱処理過程は二元系A-B合金層2を蒸着する間に熱処 理することができる。Al-Sl合金層の場合は200 ないし550℃の温度で熱処理を行なう。

【0014】図1(C)は、前記第1組録暦1の上部に A物質(2X)とB物質(2Y)に区分されたA-B合金層2からA物質(2X)を除去するため、A物質(2X)のエッチング率がB物質(2Y)のエッチング率より大きいエッチング率で、A物質(2X)をエッチングしてB物質(2Y)だけ第1組録層1上部に残し第1組録層1の一部を選出させた状態の断面図である。したがって、絶録層1の表面(1X)は甚だ凸凹に形成される。このとき、AI-S1合金層の場合はHiPO。の溶液でエッチングすることでAIだけエッチングしS1は残るようにさせることができる。また、C1(塩素)基を含むドライエッチング工程によってもAIすべてをエッチングし、一定部分のSIだけを残すようにすることができる。

【0015】図1(D)は図1(C)の工程よって前記一部が露出された第1 粕縁層1 およびB物質(2Y)上部に全体的に電荷蓄積電極用シリコン層3を所定の厚さで形成した状態の断面図である。第1 艳縁層1上に残っているB物質(2Y)によって形成されたシリコン層3の表面(3X)は凸凹の状態となり、結果的にシリコン層(3)の表面積を増大させることができる。したがって、前記構造のシリコン層3を電荷保存電極用導電層に用いる場合、単位面積当たりのキャパシタ容量を増大させることができる。

【0016】図2は、上述の図1 (A) ないし (C) の

工程を順次的に実施して第1 絶縁層1上部にB物質(2 Y)が形成された後に、この発明の第2実施例によって 的配第1 絶縁層1 およびB物質(2 Y)を含む全体表面 (1 X)上部に第2 絶縁層4を一定の厚さに形成した状態の断面図である。前配第2 絶縁層4の上部にシリコン 層5を一定の厚さに形成して前配B物質(2 Y)とシリコン層5間の接触を防止しながら凸凹な表面5 X を有するシリコン層5を形成する。

【0017】図3は、上記の図1(A)ないし(C)の工程を順次的に実施して第1絶縁層1の上部にB物質 10(2Y)が形成された後に、この発明の第3実施例によって、露出された第1絶縁層1をエッチングして多数の溝10を形成し、次に、第1絶縁層1上に残っていたB物質(2Y)を除去し、第1絶縁層1および多数の溝10上部に全体的に所定厚さのシリコン層6を形成して凸凹な表面6Xを有するシリコン層6が形成されるのを示す。

【0018】上述のように、この発明によれば、表面積を極大化させた導電層を電荷蓄積電極形成方法に利用する場合、単位面積当たりのキャバシタ容量を増加させることができ、半導体森子の集積度を向上させることができる。

【図面の簡単な説明】

【図1】 (A) ないし (D) は、本発明の第1実施例に より表面積が極大化されたシリコン層製造段階を示す断 面図

10 【図2】本発明の第2実施例により表面が極大化されたシリコン層を形成した状態の断面図。


【図3】本発明の第3実施例により表面積が極大化されたシリコン層を形成した状態の断面図。


【符号の説明】

1:第1 絶縁層 2:二元系A-B合金層 2 X:A物質 2Y:B物質 3:シリコン層

4:第2絶縁層 5:シリコン層


【図2】








【図3】

[図1]









フロントページの紋き

)

(72)発明者 高哲基 大韓民国ソウル特別市江東区明逸洞住公ア パートメント、903洞、204号